图书介绍

Verilog HDL综合实用教程【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

Verilog HDL综合实用教程
  • (美)J.Bhasker著;孙海平等译 著
  • 出版社: 北京:清华大学出版社
  • ISBN:7302077142
  • 出版时间:2004
  • 标注页数:172页
  • 文件大小:5MB
  • 文件页数:187页
  • 主题词:硬件描述语言,Verilog HDL-程序设计-教材

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示:(请使用BT下载软件FDM进行下载)软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]

下载说明

Verilog HDL综合实用教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!

(文件页数 要大于 标注页数,上中下等多册电子书除外)

注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具

图书目录

译者序………………………………………………………………………………………Ⅰ原书序………………………………………………………………………………………Ⅲ前言…………………………………………………………………………………………Ⅳ第1章 基础知识1

1.1 什么是综合?1

目录1

1.2 设计流程中的综合2

1.3 逻辑值体系4

1.4 位宽5

1.4.1 数据类型5

1.4.2 常量7

1.4.3 参数8

1.5 值保持器的硬件建模8

第2章 从Verilog结构到逻辑门11

2.1 持续赋值语句11

2.2 过程赋值语句12

2.2.1 阻塞式过程赋值12

2.2.3 赋值对象13

2.2.2 非阻塞式过程赋值13

2.2.4 赋值限制14

2.3 逻辑算符15

2.4 算术算符15

2.4.1 无符号算术16

2.4.2 有符号算术17

2.4.3 进位的建模18

2.5 关系算符18

2.6 相等性算符20

2.7 移位算符20

2.8 向量运算22

2.9 部分选取23

2.10 位选取24

2.10.1 常量下标24

2.10.2 表达式中的非常量下标25

2.10.3 赋值对象中的非常量下标26

2.11 条件表达式27

2.12 always语句27

2.13 if语句30

2.13.1 从if语句推导出锁存器31

2.14 case语句34

2.14.1 casez语句37

2.14.2 casex语句39

2.14.3 从case语句推导出锁存器40

2.14.4 case分支的全列举41

2.14.5 并行case分支44

2.14.6 非常量分支项46

2.15 再谈锁存器推导47

2.15.1 带异步预置位和清零的锁存器52

2.16 循环语句53

2.17 触发器的建模55

2.17.1 多个时钟61

2.17.2 多相位时钟62

2.17.3 使用异步预置位与清零63

2.17.4 使用同步预置位和清零67

2.18 再谈阻塞式和非阻塞式赋值69

2.19 函数72

2.20 任务73

2.21 使用x值和z值76

2.21.1 x值77

2.21.2 z值77

2.22 门级建模80

2.23 模块实例化语句81

2.23.1 使用预定义功能块82

2.24 参数化的设计85

3.1 组合逻辑的建模88

第3章 建模示例88

3.2 时序逻辑的建模90

3.3 存储器的建模91

3.4 编写布尔等式93

3.5 有限状态机的建模94

3.5.1 Moore有限状态机94

3.5.2 Mealy有限状态机97

3.5.3 状态编码101

3.6 通用移位寄存器的建模102

3.7 ALU的建模105

3.7.1 参数化的ALU105

3.8 计数器的建模108

3.8.1 二进制计数器108

3.7.2 简单ALU108

3.8.2 模N计数器109

3.8.3 约翰逊计数器110

3.8.4 格雷码计数器111

3.9 参数化加法器的建模114

3.10 参数化的比较器的建模114

3.11 译码器的建模116

3.11.1 简单译码器116

3.11.2 二进制译码器117

3.11.3 约翰逊译码器117

3.12 多路选择器的建模119

3.12.1 简单多路选择器119

3.12.2 参数化的多路选择器119

3.13 参数化的奇偶校验生成器的建模121

3.14 三态门的建模122

3.15 数据流检测模型123

3.16 阶乘模型125

3.17 UART模型126

3.18 纸牌21点模型132

第4章 模型的优化135

4.1 资源分配135

4.2 公共子表达式138

4.3 代码移位138

4.4 公因子提取139

4.5 交换律和结合律140

4.6 其他优化手段141

4.7 触发器和锁存器的优化141

4.7.1 消除触发器141

4.7.2 消除锁存器142

4.8 设计规模143

4.9 使用括号144

第5章 验证146

5.1 测试平台146

5.2 赋值语句中的延迟148

5.3 悬空的端口149

5.4 遗失的锁存器150

5.5 再谈延迟152

5.6 事件表153

5.7 综合指令154

5.8 变量的异步预置位155

5.9 阻塞式和非阻塞式赋值156

5.9.1 组合逻辑157

5.9.2 时序逻辑158

附录A 可综合的语言结构161

附录B 通用库164

参考文献172

热门推荐